RESEARCH OUTPUT

PUBLICATIONS.

Journal papers, conference proceedings,
awards and research grants.

01

Journals

Peer-reviewed

7
  1. 01

    Weakly guiding approximation of a three-dimensional waveguide model for extreme ultraviolet lithography simulation (TBA)

  2. 02

    Pre-training CNN for fast EUV lithography simulation including M3D effects (TBA)

  3. 03

    H. Tanabe, A. Jinguji, A. Takahashi, “Accelerating extreme ultraviolet lithography simulation with weakly guiding approximation and source position dependent transmission cross coefficient formula”, JM3 (accepted).

  4. 04

    H. Tanabe, A. Jinguji, A. Takahashi, “Evaluation of Convolutional Neural Network for Fast Extreme Ultraviolet Lithography Simulation using Imec 3 nm Node Mask Patterns”, JM3, Vol.22, Issue 2, 2023.

  5. 05

    T. Senoo, A. Jinguji, R. Kuramochi, H. Nakahara, “A Multilayer Perceptron Training Accelerator using Systolic Array”, IEICE Trans. Vol.E105-D, No.12, 2022.

  6. 06

    A. Jinguji, S. Sato, H. Nakahara, “Weight Sparseness for a Feature-Map-Split-CNN Toward Low-Cost Embedded FPGAs”, IEICE Trans. Vol.E104-D, No.12, 2021.

  7. 07

    A. Jinguji, S. Sato, H. Nakahara, “An FPGA Realization of a Random Forest with k-means Clustering using a High-level Synthesis Design”, IEICE Trans. Vol.E101-D, No.2, 2018.

02

International Conferences

Peer-reviewed

14
  1. 01

    A Many-core Architecture for an Ensemble Ternary Neural Network Toward High-Throughput Inference (TBA)

  2. 02

    T. Senoo, R. Kayanoma, A. Jinguji, H. Nakahara, “A Light-weight Vision Transformer toward Near-Memory Computation on an FPGA”, ARC 2023.

  3. 03

    H. Tanabe, A. Jinguji, A. Takahashi, “Evaluation of CNN for fast EUV lithography simulation using iN3 logic mask patterns”, SPIE 2023.

  4. 04

    T. Senoo, A. Jinguji, R. Kuramochi, H. Nakahara, “A Multilayer Perceptron Training Accelerator using Systolic Array”, APCCAS 2021.

  5. 05

    Y. Sada et al., “Fast Monocular Depth Estimation on an FPGA”, RAW 2020.

  6. 06

    A. Jinguji, S. Sato, H. Nakahara, “Tiny On-Chip Memory Realization of Weight Sparseness Split-CNNs on Low-end FPGAs”, FCCM 2020.

  7. 07

    H. Nakahara, Q. Zhiqiang, A. Jinguji, W. Luk, “R2CNN: Recurrent Residual Convolutional Neural Network on FPGA”, FPGA 2020.

  8. 08

    Y. Sada et al., “A Dataflow Pipelining Architecture for Tile Segmentation with a Sparse MobileNet on an FPGA”, FPT 2019.

  9. 09

    A. Jinguji, Y. Sada, H. Nakahara, “Real-Time Multi-Pedestrian Detection in Surveillance Camera using FPGA”, FPL 2019.

  10. 10

    H. Nakahara et al., “FPGA-based Training Accelerator Utilizing Sparseness of Convolutional Neural Network”, FPL 2019.

  11. 11

    H. Nakahara et al., “An FPGA-based Fine-Tuning Accelerator for a Sparse CNN”, FPGA 2019.

  12. 12

    A. Jinguji et al., “An FPGA Realization of OpenPose based on a Sparse Weight Convolutional Neural Network”, FPT 2018.

  13. 13

    H. Nakahara et al., “A Random Forest using a Multi-valued Decision Diagram on an FPGA”, ISMVL 2017.

  14. 14

    H. Nakahara et al., “An Acceleration of a Random Forest Classification using Altera SDK for OpenCL”, FPT 2016.

03

Japanese Domestic Conferences

国内学会

16
  1. 01

    山本克治, 神宮司明良, 高橋篤司, 『MEDAバイオチップのための液滴運搬経路探索アルゴリズム』, DAシンポジウム2023.

  2. 02

    神宮司明良, 『スパースCNNの要求推論レイテンシに対するレイヤー毎のスパース率の自動設計』, DAシンポジウム2022.

  3. 03

    神宮司明良, 曽我尚人, 中原啓貴, 『CNNの低レイテンシ実装に向けた特徴マップと重みの構造的スパース化の提案』, RECONF 2022.

  4. 04

    高嶋優希, 神宮司明良, 中原啓貴, 『最終層学習によるDPUの学習機能追加について』, RECONF 2022.

  5. 05

    市川雄樹ほか, 『蒸留とレイヤー枝刈りによるエッジデバイス推論処理の高速化について』, RECONF 2022.

  6. 06

    妹尾豪士ほか, 『シストリックアレイによる多層パーセプトロンの学習アクセラレータについて』, RECONF 2021.

  7. 07

    神宮司明良, 中原啓貴, 『gMLPを用いた画像認識向けDNNアクセラレータのFPGA実装』, RECONF 2021.

  8. 08

    神宮司明良, 中原啓貴, 『高位合成を用いたマルチコア構成のニューラルネットワークのFPGA実装』, RECONF 2021.

  9. 09

    佐山功起ほか, 『解像度に基づくスケールが可能なCNNアクセラレータのFPGA実現に関して』, RECONF 2021.

  10. 10

    神宮司明良ほか, 『Wide-SIMDを用いたISAベースのスパースCNNのFPGA実装』, RECONF 2019.

  11. 11

    神宮司明良ほか, 『特徴マップを空間分割したCNNのFPGAにおける小メモリ実装について』, RECONF 2019.

  12. 12

    神宮司明良ほか, 『Feature-Map Separable Convolutionによる小メモリFPGAでの画像認識の実現』, RECONF 2018.

  13. 13

    神宮司明良ほか, 『特徴空間の分割にk平均法を導入したランダムフォレストのFPGA実装』, 多値論理とその応用研究会 2017.

  14. 14

    中原啓貴ほか, 『多値決定グラフを用いたランダムフォレストに関して』, 多値論理フォーラム 2016.

  15. 15

    中原啓貴ほか, 『Altera SDK for OpenCLを用いた組込みメモリに基づくランダムフォレストによる分類について』, RECONF 2016.

  16. 16

    中原啓貴ほか, 『Altera SDK for OpenCLを用いたランダムフォレストによる分類の高速化』, CPSY 2016.

04

Awards

受賞

3
  1. 01

    リコンフィギャラブルシステム研究会 若手優秀講演賞, 2022年1月.

  2. 02

    デザインガイア 優秀ポスター発表賞, 2021年12月.

  3. 03

    リコンフィギャラブルシステム研究会 若手優秀講演賞, 2019年1月.

05

Research Grants

研究助成

6
  1. 01

    Googleシリコンリサーチ助成金 $30,000, 共同代表, 2024—2025.

  2. 02

    科研費B(分担), 2024年4月—2029年4月.

  3. 03

    企業との共同研究(NDAにつき非公開), 2023年4月—2024年3月.

  4. 04

    東京工業大学 工学院助教インセンティブ研究経費, 総額55万円, 代表, 2022—2023.

  5. 05

    企業との共同研究(NDAにつき非公開), 2022年4月—2023年3月.

  6. 06

    日本学術振興会 科学研究費 特別研究員奨励費, 総額310万円, 代表, 2020—2022.